A.

好的设计耦合性高，而差的设计耦合性低

B.

好的设计耦合性低，而差的设计耦合性高

C.

好的设计无耦合性，而差的设计耦合性低

D.

好的设计耦合性高，而差的设计无耦合性